

DS25491

品番 Item No.

DN2029DB

Rev.	Spec. No.	Date(M-D-Y)
0	P-R	Jun-15-07
1	P-R1	Jun-27-07
2	T-R	Oct-18-07

絶対最大定格 Absolute Maximum Ratings

項目 Parameter	記号 Symbol	端子 Terminal	定格 Ratings	単位 Unit
フィラメント電圧 Filament Voltage 1)	Ef	F1 and F2	8.5	Vac
ロジック電源電圧 Logic Supply Voltage 2)	VDD1	VDD1	-0.3~7.0	V
ディスプレイ電源電圧 Display Supply Voltage 2)	VDD2	VDD2	-0.3~45.0	V
入力電圧 Input Voltage 2)	VIN	SI, CLK, LAT, BK	VSS-0.3~VDD1+0.3	V
保存温度 Storage Temperature	Ts		-50~+85	°C

Notes

- 1) 交流50Hzまたは60Hzの実効値。Effective value of AC 50 or 60Hz.
- 2) 電圧はVss=0Vを基準とした値。Voltages based Vss =0V

推奨動作条件 Recommended Operating Conditions

項目 Parameter	記号 Symbol	最小 MIN	標準 TYP	最大 MAX	単位 Unit
フィラメント電圧 Filament Voltage 1)	Ef	6.4	7.1	7.8	Vac
ロジック電源電圧 Logic Supply Voltage 3)	VDD1	4.5	5.0	5.5	V
ディスプレイ電源電圧 Display Supply Voltage 3)	VDD2	30.0	40.0	43.0	V
入力電圧 Input Voltage	VIN	0.0	—	VDD1	V
フィラメントバイアス電圧 Filament Bias Voltage 2)	Ek	6.0	7.0	8.0	V
動作温度 Operating Temperature	To	-40	—	+85	°C

Notes

- 1) 交流50Hzまたは60Hzの実効値。Effective value of AC 50 or 60Hz.
- 2) フィラメントセンタータップに印加。With respect to filament center-tap (F.C.T.).
- 3) 電源シーケンス Power Supply Sequence

VDD2 を印加中は VDD1 をフローティングまたは4.5V以下にしないでください。


VDD1 should be applied and higher than 4.5V when applying VDD2.

電源投入時にはVDD1とVDD2は同時、またはVDD1を投入後にVDD2を投入して下さい。

電源遮断時にはVDD1とVDD2は同時、またはVDD2を遮断後にVDD1を遮断して下さい。

VDD1 and VDD2 should be on at the same time, or VDD2 should be on after VDD1 is on.

VDD1 and VDD2 should be off at the same time, or VDD1 should be off after VDD2 is off.



ご注意 : 半導体製品ですので静電気のお取り扱いには十分ご注意ください。

CAUTION : Precautions should be taken to minimize the possibility of static charges occurring during handling and assembly of the VFDs.

電氣的・光学的特性 Electrical and Optical Characteristics


指定がない場合テスト条件は、標準推奨動作条件、全点灯、fCLK =1MHz, VSS =0V とする。

At typical operating condition, all segments turned on, fCLK =1MHz, VSS =0V unless otherwise noted.

項目 Parameter	記号 Symbol	テスト条件 Test Condition	最小 MIN	標準 TYP	最大 MAX	単位 Unit
フィラメント電流 Filament Current 1)	If	VDD1=VDD2=0V	203	225	248	mAac
ロジック電源電流 Logic Supply Current	IDD1	fCLK =1MHz	—	0.8	1.5	mA
ディスプレイ電源電流 Display Supply Current	IDD2	全点灯	—	25.0	40.0	mA
Hレベル入力電圧 H-Level Input Voltage	VIH		VDD1 × 0.8	—	VDD1	V
Lレベル入力電圧 L-Level Input Voltage	VIL		VSS	—	VDD1 × 0.2	V
Hレベル入力電流 H-Level Input Current	IiH	VIH =VDD1	—	—	0.1	μA
Lレベル入力電流 L-Level Input Current	IiL	VIL =Vss	-250	-70	-35	μA
輝度 Luminance	L	Ta=20°C Duty=1/21	350	700	—	cd/m ²
発光色 Color of illumination	Green (Blue-Green)					—

Note 1) 交流50Hzまたは60Hzの実効値。Effective value of AC 50 or 60Hz.

AC特性 AC Characteristics



Notes:

- 誤動作防止のため、下記点にご注意願います。Refer to the following notice to avoid data error.
 - データ書き込み時以外はCLK(CLKG)をHにしておいてください。Keep CLK(CLKG) H-level in principle.
 - データ書き込み中はBK(BKG)を変化させないでください。
Do not change BK(BKG) H→L or L→H while data writing.
 - CLK(CLKG)がLの状態ではBK(BKG)を変化させないでください。
Do not change BK(BKG) H→L or L→H while CLK(CLKG) is L.
- BKに関してはタイミングチャートを参照ください。Refer to Timing Chart for the relation to BK.

グリッドデータ送り順 (ブロックデータ転送時) Grid data sequence (Block data)

Data No.	1	~	8	9	10	11	12	13	14	15	16	43	44	45	46	47	48						
Timing	NC			G20	G19	G18	G17	~		Gn	~		G3	G2	G1													
T1	*	*	*	L																							H	
T2	*	*	*	L																							L	
T3	*	*	*	L																							L	
T4	*	*	*	L																							L	
:																												
Tn	*	*	*	L																							L	
:																												
T18	*	*	*	L																							L	
T19	*	*	*	L	H																							L
T20	*	*	*	H																							L	

注) データシフト方式によるグリッドスキャン

GLATは常時スルー(H)として、データシフト方式でグリッドスキャンをさせることも可能です。

手順 1) 桁間ブランキング時に、2ビット(G1)のデータを転送する。

手順 2) その後は1グリッドシフト毎の桁間ブランキングの間に2つのクロックを入れて、データを G1→G20 方向に2ビットずつシフトし、グリッドをスキャンさせていきます。

手順 3) データをG20までシフトしたら手順1)に戻り、これを1画面スキャン毎に繰り返します。

アノードデータ送り順 Anode data sequence


Data No.	1	2	3	~	34	35	36	37	38	39	40	41	42	43	~	74	75	76	77	78	79	~	96		
Anode	上段行(A) Row A										NC		下段行(B) Row B										NC		
Timing	1	2	3	~	34	35	DP	COM	UL			1	2	3	~	34	35	DP	COM	▽					
T1~T20	[Timing Diagram]										*	*	[Timing Diagram]										*	*	*

Notes


H: High L: Low * 部はH,L いずれでも良い。 *: Don't care

アノードデータ部: H=ドットオン L=ドットオフ Anode Data H=Dot ON L=Dot OFF

ブロックダイアグラム Block Diagram



データ転送タイミングチャート(ブロックデータ転送時) Data transfer timing chart example



Notes * 1画面データリフレッシュ(T1→T2)する間は、このtp(グリッドパルス幅)を変化させないで下さい。
Do not change this tp during sending one page data. (during timing of a T1 through T2)

** フィラメント電源周波数が50/60Hzの場合は、グリッドスキャン周波数は120Hz以上にして下さい。
Keep refresh frequency 120 Hz or more if frequency of filament power supply is 50 or 60 Hz.

*** 桁間ブランキング Inter-digit blanking


機能表 Function Table

機能 Function	Symbol	Driver	内容 Description
シフトレジスタクロック Shift Register Clock	CLKG CLK	Grid Anode	↑ : データシフト Data shift
シリアルデータ入力 Serial Data Input	SIG SI	Grid Anode	
ラッチコントロール Data Latch Control	LATG LAT	Grid Anode	H : スルー Data through L : ラッチ Data latch
ドライバ出力ブランキング Driver Output Blanking	BKG BK	Grid Anode	L : 出力オン Output on, H or Open : 出力オフ Output off
グラウンド Ground	Vss	Grid/Anode	グラウンド Ground 0V
ロジック電源 Logic Supply Voltage	VDD1	Grid/Anode	5VDC
ディスプレイ電源 Display Supply Voltage	VDD2	Grid	40VDC
フィラメント電圧 Filament Voltage	F1, F2		ACフィラメント電圧入力 AC filament voltage input
シリアルデータ出力 Serial Data Output	SOG, SO		グリッドスキャン停止保護回路用以外はオープンにしておいてください。 For grid scan protection circuit only. Keep it open when unuse.
ノーピン No Pin	NP		NP部にはピンはありません。 There is no pin.

ピンコネクション Pin Assignment


Pin No.	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
Assignment	F1	F1	F1	NC	NC	NC	CLKG	BKG	LATG	SIG	SOG	SI	VDD1	SO	LAT	BK
Pin No.	17	18	19	20	21	22	23	24	25							
Assignment	CLK	Vss	Vss	VDD2	NP	NP	F2	F2	F2							

ブロック図および駆動回路例 Block Diagram and Drive Circuit Example



Specification of V.F.D.
DN2029DB: Outer dimension

Sheet 6/7
Unit : mm
Scale 1:1
():Reference only



*D フリットガラスのはみ出しを含んだ最大寸法
*B 基板底面より3mmの位置の寸法とする
*C 排気孔栓の厚みを含まない寸法。

*a Included extra frit glass.
*b Within 3mm from bottom of the glass substrate.
*c This size does not include the thickness of a lid.

LEAD DETAIL

Specification of V.F.D.
 DN2029DB: Display pattern

Sheet 7/7
 Scale 5:1
 Unit : mm

